• 碼型發生器和誤碼檢測器的數據速率為150 Mb/s 至 7 Gb/s 或 150 Mb/s 至 12.5 Gb/s
• >0.5 UI 經校準、綜合一致的抖動注入：RJ、RJ-LF、RJ-HF、PJ1、PJ2、SJ、BUJ、ISI、正弦干擾、SSC 和剩余 SSC
• 出色的信號性能和靈敏度
• 內置時鐘數據恢復功能和可調節、一致的環路帶寬
• 用于正向時鐘設備的半速率時鐘和可變占空比
• 可測量 BER、BERT 掃描、RJ/DJ 分離的 TJ、眼圖、眼圖模板、BER 輪廓、自動抖動容限，并可捕獲碼型
• 使用 60 種模塊碼型序列發生器產生 PRBS 和碼型
• 所有選件都可以從 N4903A 進行改型和升級

J-BERT N4903B 高性能串行 BERT 為嵌入式時鐘設備和正向時鐘設備提供*完整的抖動容限測試。

當研發和驗證團隊需要對包含 7 Gb/s 或 12.5 Gb/s 串行 I/O 端口的芯片和收發信機模塊進行表征和強化測試時，它是*理想的選擇。它可以表征接收機的抖動容限，并可檢查與當前*流行的串行總線標準的一致性，例如：

• PCI Express® 查看測量解決方案實例：PCIe 3.0 接收機測試
• SATA/SAS
• DisplayPort
• 超高速 USB
• 光纖通道
• QPI
• HyperTransport
• 存儲器總線，例如全緩沖 DIMM2
• 背板，例如 CEI
• 10 GbE/ XAUI
• XFP/XFI、SFP+

J-BERT N4903B 的抖動設置屏幕	自動抖動容限表征
快速眼圖和模板測試	RJ/DJ 分離的 BERT 掃描

J-BERT N4903B 的主要優勢：

使用具有極低抖動和極短跳變時間的碼型發生器生成干凈信號，實現**表征。經過校準的內置抖動源使您可以對接收機進行**的抖動容限測試。

J-BERT N4903B 是為與串行總線標準實現*佳匹配而設計的，具有差分 I/O、在大多數輸出上可變的電壓電平、內置的抖動和 ISI 功能、碼型序列發生器、參考時鐘輸出、可調諧 CDR、碼型捕獲和比特恢復模式，可對無時鐘和不確定的碼型進行分析，因此可以顯著簡化測試設置。

使用 J-BERT 的自動抖動容限測試和快速總體抖動測量，可以更快地執行測試。

J-BERT N4903B 是一項長期投資，它可以根據當前的測試和預算要求進行配置，還可以從 N4903A 進行升級，并在以后測試需求變化時對所有的選件和全速器件進行改型。

PCIe 是 PCI-SIG 的商標，PCI Express 是 PCI-SIG 的注冊商標