• 可將 J-BERT N4903B 碼型發生器的數據速率擴展至 28.4 Gb/s
• 針對 8 分接調節正向和反向去加重（可選）
• 適合共模和差模的內部干擾疊加
• 不影響由 J-BERT 生成的抖動
• 可添加時鐘/2 抖動
• 電氣空閑
• 通過 USB 在 J-BERT N4903B 用戶界面上進行控制
 

研發和測試工程師在表征串行接口時，可使用配有去加重選件的 M8061A 2:1 多路復用器，將 J-BERT N4903B 碼型發生器的數據速率擴展至 28.4 Gb/s。M8061A 提供已校準的 4 分接去加重（可擴展至 8 分接）、內置干擾疊加和時鐘/2 抖動注入，可獲得***的接收機表征結果。M8061A 是一個 2 插槽 AXIe 模塊，通過 USB 在 J-BERT 用戶界面上進行控制。

M8061A 的應用示例：
• 光收發信機，例如 100GBASE-LR4、-SR4 和 -ER4，32G 光纖通道
• SERDES 和芯片間接口，例如 OIF CEI
• 背板、電纜，例如 100GBASE-KR4、-CR4
• 下一代計算機總線，例如 PCI Express ® 4
使用 8 分接來仿真發射機去加重
不少多千兆位串行接口使用發射機去加重，旨在補償使用（在發射機和接收機端口之間）印刷電路板或電纜傳輸電信號時引起的信號質量下降。研發和測試工程師在實際條件和*壞情況下表征接收機端口時，需要使用碼型發生器和可調的 4 分接去加重，以便**地仿真發射機去加重。M8061A 可與 J-BERT N4903B 結合使用，如下所示。

圖 1 中的文字：該設置顯示了如何使用 M8061A 和 J-BERT N4903B 以高達 28.4 Gb/s 的速率進行發射機去加重仿真。（4 分接去加重能力，1 個前光標和 2 個后光標）

利用去加重技術對測試設置和夾具所引起的信號質量下降進行去嵌入
*大程度地降低測試環境帶來的影響是一項艱巨的任務，特別是在比特率超過 20 Gb/s 時。為了對電纜、測試夾具、適配器等引起的信號質量下降進行去嵌入，通常會使用去加重技術。M8061A 是**具備 8 分接去加重能力和 28.4 Gb/s 數據速率的儀器，能夠**地補償信號質量下降。

PCI Express 是 PCI-SIG 的注冊商標